1 特開2005115814 標準文作成支援方式および装置
2 特開2005101620 半導体装置
3 特開2002270694 半導体装置の設計および製造方法
4 特開2002245110 クロックタイミング割り付け方法
5 特開2001338985 クロック回路及びその設計方法
6 特開2001290863 半導体回路の遅延解析方法及び設計支援装置
7 特開2001176978 半導体装置及びその製造方法、並びに配線の設計方法
8 特開2001168195 多層配線半導体集積回路
9 特開2001148425 タイミング改善方法
10 特開2001068552 半導体集積回路装置
11 特開2000357740 半導体集積回路設計装置
12 特開2000349156 半導体集積回路のレイアウト設計方法及びそのレイアウト設計装置
13 特開2000268073 素子配置の最適化方法
14 特開2000259690 LSIの配線長推定方法および面積推定方法
15 特開2000208626 半導体集積回路の設計方法
16 特開2000164723 LSI動作保証設計システム
17 特開2000082093 半導体装置のレイアウト設計、およびレイアウト設計プログラムを記録した記録媒体、並びに半導体装置
18 .特開平11345251 クロックスキューを利用したLSI設計方法
19 .特開平11328246 素子配置の最適化方法
20 .特開平11297603 電子ビーム描画パターン形成方法
21 .特開平11224281 素子配置の最適化方法
22 .特開平11224280 LSIレイアウト設計の配線長推定方法
23 .特開平11175571 LSIの設計における信号遅延解析方法
24 .特開平11145299 集積回路のレイアウト設計方法及びレイアウト設計プログラムを記録したコンピュータ読み取り可能な記録媒体
25 .特開平11145297 集積回路のレイアウト設計方法及びレイアウト設計プログラムを記録したコンピュータ読み取り可能な記録媒体
26 .特開平11111850 クロック供給回路およびそのレイアウト方法、並びに集積回路装置
27 .特開平10340293 論理回路の自動合成方法
28 .特開平10313057 クリティカルパス設計方法及びクロック配線設計方法
29 .特開平10207915 論理回路遅延推定装置
30 .特開平10171856 半導体集積回路の設計支援装置
31 .特開平10144872 半導体集積回路及びその製造方法、半導体マクロセル並びにその自動レイアウト方法及びマスク処理方法
32 .特開平10116915 LSIの配線長推定方法および面積推定方法
33 .特開平10111864 半導体集積回路装置及び製造方法
34 .特開平10074842 LSIレイアウト設計およびLSI
35 .特開平10021289 LSI設計方法
36 .特開平09265487 データパス回路設計方法
37 .特開平09213808 クロック分配回路
38 .特開平09204155 携帯型情報処理装置
39 .特開平09153084 LSI自動設計方法
40 .特開平08225118 ソフトウエアライセンス管理方法
41 .特開平08167652 LSIのレイアウト設計方法およびその装置
42 .特開平08050600 データパス自動配置方法及びその装置
43 .特開平07230485 論理合成方法及び論理合成装置
44 .特開平07225785 半導体装置の低消費電力レイアウト方法及びレイアウト装置並びにその半導体装置
45 .特開平07021243 自動設計方法及びその装置、部品生成方法及びその装置並びに設計支援方法及びその装置
46 .特開平07013976 多層チャンネル配線方法およびその装置
47 .特開平06203106 論理回路の分類評価方法、論理回路の分類評価装置、製品仕様データベースの作成方法、製品仕様データベース
48 USP6,578,182 Delayanalysismethodanddesignassistapparatusofsemiconductorcircuit
49 USP6,532,581 Methodfordesigninglayoutofsemiconductordevice,storagemediumhavingstoredthereonprogramforexecutingthelayoutdesigningmethod,andsemiconductordevice
50 USP6,499,133 Methodofoptimizingplacementofelements
51 USP6,496,963 Delayanalysismethodanddesignassistapparatusofsemiconductorcircuit
52 USP6,473,890 ClockCircuitandMethodofDesigningtheSame
53 USP6,415,423 LSIDesignSystem
54 USP6,367,061 SemiconductorIntegratedCircuitandManufacturingMethodTherefor,SemiconductorMacroCellandAutomaticlayoutMethodTherefor,andMaskProcessingMethod
55 USP6,336,205 MethodforDesigningSemiconductorIntegratedCircuit
56 USP6,263,475 MethodforOptimizingComponentPlacementinDesigningaSemiconductorDevicebyUsingaCostValue
57 USP6,096,092 AutomaticSynthesizingMethodforLogicCircuits
58 USP6,000,829 SemiconductorIntegratedCircuitCapableofCompensatingforFlucuationsinPowerSupplyVoltageLevelandMethodofManufacturingtheSame
59 USP5,999,716 LSILayoutDesignMethodCapableofSatisfyingTimingRequirementsinaReducedDesignProcessingTime
60 USP5,978,572 LSIWireLengthEstimationandAreaEstimation
61 USP5,963,730 MethodforAutomatingTop-downDesignProcessingfortheDesignofLSIFunctionsandLSIMarkLayouts
62 USP5,896,055 ClockDistributionCircuitwithClockBranchCircuitsConnectedtoOutgoingandReturnLinesandOutputtingSynchronizedClocksSignalsbySummingTimeIntegralsofClockSignalsontheOutgoingandReturnLines
63 USP5,852,562 MethodandApparatusforDesigninganLSILayoutUtilizingCellsHavingaPredeterminedWiringHeightinOrdertoReduceWiringZones
64 USP5,673,200 LogicSynthesisMethodandLogicSynthesisApparatus
65 USP5,657,243 MethodandApparatusforAutomaticallyArrangingCircuitElementsinData-pathCircuit
66 USP5,490,083 MethodandApparatusforClassifyingandEvaluatingLogicCircuit
67 USP5,479,657 SystemandMethodforSortingCountInformationbySummingFrequenciesofUsageandUsingtheSumstoDetermineWriteAddresses
68 USP5,272,645 ChannelRoutingMethod
69 USP5,267,177 MethodforVLSILayoutPatternCompactionbyUsingDirectAccessMemory
70 USP5,187,668 PlacementOptimizationSystemAidedbyCAD
71 USP5,159,682 SystemforOptimizingaPhysicalOrganizationofElementsofanIntegratedCircuitChipThroughtheConvergenceofaRedundancyFunction